Комп'ютерні новини
Всі розділи
Перший гібридний APU AMD «Strix Point», з 4P+8E ES Surfaces
У минулих звітах AMD говорила про збільшення кількості ядер процесора своїх мобільних монолітних процесорів з нинішніх 8 ядер / 16 потоків до 12 ядер / 24 потоків, і що процесор наступного покоління компанії під кодовою назвою «Strix Point» фактично стане першим APU компанії. Очікується, що чіп буде мати два типи ядер процесора: «Zen 5» буде мікроархітектурою для ядер продуктивності, а «Zen 5c» - для ефективних ядер. Інженерний зразок з ядрами 4P та ядрами 8E з'явився в мережі завдяки базам даних Performance. Скріншот HWiNFO показує конфігурацію ядра інженерного зразка з ядрами 4P і ядрами 8E з ідентичними розмірами кешу L1. З визначенням розмірів кеша L2 і кеша L3 поки все залишається неоднозначним.
З поточного дизайну ядра «Zen 4c» ми знаємо, що це, по суті, компактна версія «Zen 4», призначена для чіплетів більшої щільності, які мають 16 ядер; і що він має ті ж ISA і IPC, що і «Zen 4», з тією лише різницею, що «Zen 4c» розроблений з меншою кількістю спільних кешів L3 в їх розпорядженні, зазвичай налаштований на більш низькі тактові частоти і має більш високу енергоефективність, ніж «Zen 4». Ядра Zen 4c також на 35% менші за площею штампу, ніж Zen 4. Компанія могла б розробити ядра процесора «Zen 5c» для аналогічних цілей.
Тому кремнієвий «Strix Point» може мати два ССХ (комплекси ядра процесора); один з яких має більші P-ядра «Zen 5» і певний обсяг кешу L3, а інший CCX з меншими ядрами «Zen 5c» і власним кешем L3. По суті, він буде схожий на «Renoir», який має два 4-ядерних ядра ССХ «Zen 2». Розмір кешу L1 для обох типів ядер однаковий – 48 КБ L1D і 32 КБ L1I, і цілком ймовірно, що обидва типи ядер мають 1 Мб виділеного кешу L2 на ядро. Розміри кешу L3 можуть варіюватися між двома CCX: P-ядро CCX має 16 МБ (4 МБ на ядро), а CCX E-core має 8 МБ (512 КБ на ядро).
Було б цікаво уявити, як AMD обробляє гібридну архітектуру з точки зору програмного забезпечення. Intel використовує Thread Director, апаратне рішення, яке призначене для аутсорсингу правильного обчислювального навантаження на потрібне ядро процесора. AMD може або спробувати розробити власну версію Thread Director, або використовувати менш складне рішення на базі ОС, подібне до того, що вона робить зі своїми процесорами з кількома CCD.
