Пошук по сайту

up

Комп'ютерні новини

Всі розділи

Intel розглядає можливість розміщення кеш-пам'яті L4 над основним кристалом багатоядерних мікропроцесорів

Компанія Intel опублікувала у власному виданні Intel Technical Journal підбірку матеріалів, освітлюючих роботу компанії над майбутньою багатоядерною програмованою архітектурою.

У статтях, об'єднаних темою номера «Tera-scale Computing», яку можна приблизно перевести, як «Обчислення на рівні трильйонів операцій в секунду», викладені подробиці того, як, на думку компанії, еволюціонуватимуть майбутні мікропроцесори із спрощеною моделлю паралельного програмування.

Основною відмінністю в розробці програмного забезпечення для багатоядерних систем, як відомо, є необхідність параллелізациі, розділення завдань між декількома ядрами, з тим, щоб вони працювали одночасно. Для цього необхідні нові інструменти розробки. До речі, компанія AMD запропонувала власну ініціативу «Hardware Extensions for Software Parallelism» («Апаратні розширення для паралельного виконання програм»), в рамках якої представила специфікацію «Light-Weight Profiling» (LWP), яка, як затверджується, дозволить програмному забезпеченню ефективніше використовувати переваги багатоядерної обробки. Проте повернемося до Intel Technical Journal.

Троє матеріалів номера присвячені аналізу майбутніх багатоядерних застосувань. Один з них звертається до концепції «обчислювальний центр в чіпі». Автори розглядають можливість вирішення завдань електронної комерції, покладених на РЦ з більш ніж сотнею процесорів, на одній системі, побудованій на базі 32-ядерного процесора. Кожне ядро такого процесора здатне виконувати чотири потоки одночасно (архітектура SMT). Щоб ефективно використовувати цей ресурс, затверджують дослідники, необхідно змінити архітектуру пам'яті. Зокрема, перейти до ієрархічної моделі спільно використовуваної кеш-пам'яті; додати новий кеш четвертого рівня (L4) з високою пропускною спроможністю і оптимізувати одночасне використання кеш-пам'яті декількома потоками.

У двох інших матеріалах розглянуто паралельне розширення стосовно двох типів застосувань: досягненню реалізму в іграх і кіно, і пошуку в домашніх мультимедійних матеріалах. До речі, в цих статтях теж говорять про необхідність збільшення пропускної спроможності підсистеми пам'яті, якого можна добитися додаванням кеш-пам'яті L4 великого об'єму.

Ще дві статті фокусуються на апаратному забезпеченні. У них розкриті питання інтеграції кеш-пам'яті L4 та інші деталі пристрою багатоядерного кристала. Цікаво, наприклад, що Intel розглядає можливість забезпечення високої пропускної спроможності за рахунок розміщення кеш-пам'яті над основним кристалом процесора.

У матеріалах, що залишилися, мова йде про розробку і інтеграцію кеш-пам'яті, яка спільно використовується ядрами; внутрішньому з'єднанні між ядрами і інших інтегрованих компонентах, що не відносяться безпосередньо до ядер, – контроллерах пам'яті, мостах введення-виводу і графічних «движках».

http://www.ixbt.com/