Комп'ютерні новини
Всі розділи
Повна офіційна презентація мікроархітектури AMD Zen
Минулого тижня інтернет розбурхали деякі слайди із закритої презентації 14-нм мікроархітектури AMD Zen, що пройшла на спеціальному заході в Сан-Франциско. Цю ж презентацію компанія AMD привезла й на виставку HOT CHIPS 28, показавши її не лише відвідувачам, а й усьому світу.
Всім добре відомо, що AMD обіцяла підняти в AMD Zen дуже важливий показник швидкості виконання інструкцій за такт (IPS) на 40% у порівнянні з попереднім поколінням в особі AMD Excavator. Про це згадувалося ще в ранніх офіційних анонсах. Тепер, коли в AMD є повноцінні тестові зразки, це вже не обіцянка, а реальність, досягнута низкою інновацій у мікроархітектурі.
Для зручності сприйняття AMD розділила їх на дві категорії: поліпшення структури ядра та підвищення ефективності підсистеми кеш-пам'яті. Третя категорія інновацій стосується зменшення енергоспоживання, завдяки чому показник енергії, що витрачається на кожен обчислювальний цикл вдалося утримати на рівні з AMD Excavator, при суттєвому підвищенні продуктивності. Звичайно, значну роль у цьому питанні зіграв і перехід з 28-нм на 14-нм FinFET-техпроцес.
Докладний аналіз усіх інновацій не вкладається у формат новини, тому позначимо лише найважливіші моменти:
- Кожне ядро є самодостатнім, тобто має в своєму складі всі необхідні блоки для повноцінної роботи.
- Використано SMT-підхід для реалізації роботи кожного ядра в двопоточному режимі (аналог технології Intel Hyper-Threading).
- Покращено точність передбачення розгалужень.
- Збільшено кеш-пам'ять операцій.
- Збільшено кількість планувальників інструкцій (для цілочисельних обчислень з 48 до 84, для дійсних – з 60 до 96).
- Забезпечено можливість роботи кеш-пам'яті L1 у режимі «Write back» замість «Write-through». У першому випадку дані записуються в кеш-пам'ять, а пізніше дублюються в основну пам'ять. У другому, запис відбувається в основну пам'ять з дублюванням у кеш. Режим «Write back» забезпечує вищу продуктивність при роботі з кеш-пам'яттю.
- Збільшено об’єм кеш-пам'яті інструкцій L1 до 64 КБ/ядро (в AMD Excavator він становить 96 КБ на двоядерний модуль, а в Intel Skylake – 32 КБ/ядро).
- Збільшено об'єм кеш-пам'яті L2 до 512 КБ/ядро з 8 каналами асоціативності (в Intel Skylake – 256 КБ/ядро з 4 каналами асоціативності).
- Пропускна спроможність кеш-пам'яті L1 і L2 збільшилася майже в 2 рази.
- Пропускна спроможність кеш-пам'яті L3 підвищена майже в 5 разів.
- Прискорено завантаження інформації в блоки FPU з 9 до 7 циклів, а також багато іншого.
