Комп'ютерні новини
Всі розділи
Kioxia експериментує з пам'яттю 3D HLC NAND і вивчає можливість створення 3D OLC NAND
На момент SSD в основному використовують чіпи пам'яті 3D TLC NAND або 3D QLC NAND. Перші можуть зберігати 3 біта інформації в одній комірці, а другі - 4. Інженери компанії Kioxia (раніше відомої під назвою Toshiba Memory) ще в 2019 році експериментували з мікросхемами 3D PLC NAND. Вони здатні утримувати 5 біт інформації в одному осередку, але поки не отримали комерційного застосування.
На момент компанія досліджує можливість переходу в майбутньому на чіпи 3D HLC NAND (Hexa Level Cell) і навіть 3D OLC NAND (Octa Level Cell). Перші можуть зберігати 6 біт інформації в одному осередку, а другі - 8 біт. Однак для їх реалізації є дуже серйозні технічні складнощі. На фізичному рівні зберігання понад 1 біта інформації в осередку означає зберігання декількох рівнів напруг. Наприклад, чіпи 3D MLC NAND підтримують чотири різних рівня напружень, 3D TLC NAND - 8, 3D QLC NAND - 16. Для коректної роботи мікросхем 3D PLC NAND потрібно забезпечити зберігання в кожному осередку 32 рівнів напруг, для 3D HLC - 64, а для 3D OLC - 256.
Усе це дуже проблематично, адже вимагає пошуку потрібних матеріалів і підвищує вимоги до робочих температур. Наприклад, щоб продемонструвати можливість роботи мікросхеми 3D HLC NAND інженери Kioxia використовували рідкий азот для охолодження чіпа до температури -196°С. Лише в таких умовах їм вдалося записувати і зчитувати 6 біт інформації з кожного осередку, утримувати дані протягом 100 хвилин і досягти витривалості в 1000 циклів перезапису. При кімнатній температурі інженери прогнозують нижчу витривалість - близько 100 циклів перезапису.
Компанія Western Digital (партнер Kioxia з виробництва чіпів пам'яті) вважає, що використання чіпів 3D PLC NAND стане доцільним лише для деяких SSD з 2025 року. Так, вони підвищують щільність на 25%, але несуть з собою масу технічних складнощів. Швидше за все, збільшення обсягу осередку пам'яті зупиниться на PLC або навіть QLC.
Нарощування ємності чіпів пам'яті буде йти шляхом додавання нових шарів. Наприклад, SK Hynix уже представила 176-шарові чіпи об'ємом 512 Гб (64 ГБ) і планує випустити 1-терабітні версії (128 ГБ). Теоретично можливий перехід на мікросхеми з 600 - 1000 шарами.
