Комп'ютерні новини
Всі розділи
AMD готує "Zen 6" до переходу на технологію Sea-of-Wires
AMD, видається, готується до серйозної зміни в архітектурі своїх майбутніх процесорів "Zen 6", відходячи від традиційних міжчипових з'єднань на основі послідовних каналів SERDES (Serializer/Deserializer).
Нова технологія, яку називають "Sea-of-Wires" (Море проводів), передбачає використання широкого паралельного з'єднання, яке прокладається через багаторівневий корпус RDL (Redistribution Layer).
Перші натяки на цю зміну були помічені на фотографіях APU Strix Halo. Зразки демонструють прямокутне поле контактних майданчиків, де раніше розташовувався великий блок SERDES. Ці блоки, які займалися серіалізацією та десеріалізацією даних, були необхідні для передачі інформації між окремими кристалами (CCD) через високошвидкісні послідовні канали. Ця операція споживає енергію та додає затримку через накладні витрати кодування, декодування та відновлення тактової частоти.
Переваги паралельного підходу:
Перехід на безліч коротких паралельних провідників дозволяє AMD усунути повторювану роботу блоків PHY (Physical Layer) і значно зменшити затримки при обміні даними між кристалами. Такий підхід не тільки мінімізує затримку, але й дозволяє легко масштабувати пропускну здатність шляхом простого додавання фізичних ліній.
Крім того, це звільняє простір, який раніше займали блоки SERDES, дозволяючи розміщувати компоненти, як-от CCD, контролери пам'яті та спеціалізовані прискорювачі, ближче один до одного. Це, своєю чергою, веде до зменшення витрат на комунікацію.
Інженерні виклики:
Однак нова технологія має і свої компроміси. Пакування великої кількості паралельних доріжок під кристалом підвищує вимоги до цілісності сигналу, ефективного тепловідведення, маршрутизації та складності виробництва. Успіх цього проєкту залежатиме від тісної співпраці команд, що розробляють як самі кристали, так і корпус (пакування), особливо при роботі з багатошаровим RDL.
Якщо AMD зможе успішно інтегрувати підхід Sea-of-Wires у свою архітектуру Zen 6, це може призвести до значного покращення ефективності (продуктивність на ват) та зменшення затримки для робочих навантажень. Зокрема, очікується швидша робота з пам'яттю завдяки зниженій затримці кристала вводу/виводу.
