up
Матеріал роздруковано з сайту https://gecid.com/
Оригінал статті знаходиться за адресою https://ua.gecid.com/news/nemnogo_ob_organizacii_kesh-pamyati_v_amd_epyc_rome/

26-11-2018

Трохи про організацію кеш-пам'яті в процесорах AMD EPYC Rome

Під час офіційного анонса процесорів лінійки AMD EPYC Rome ми дізналися про новий дизайн, що поєднує вісім 7-нм чіплетів і центрального 14-нм кристала «I/O Die». Тепер стало відомо про конфігурацію кеш-пам'яті новинок завдяки появі флагмана в базі даних SiSoft Sandra.

AMD EPYC Rome

Інженерний зразок з назвою «2S1404E2VJUG5_20/14_N» має у своєму складі 64 ядер з номінальною тактовою частотою 1,4 ГГц. Він може працювати в 128-потоковому режимі завдяки технології AMD SMT. Об'єм кеш-пам'яті L1 не вказано, зате кожне ядро ​​має 512 КБ кеш-пам'яті L2. А ось 16 МБ кеш-пам'яті L3 є загальними для кожного чіплета. Тобто всього маємо 32 МБ кешу L2 і 128 МБ L3.

AMD EPYC Rome

Нагадаємо, що поточний 32-ядерний 64-потоковий флагман AMD EPYC 7601 використовує 16 МБ кеш-пам'яті L2 (по 512 КБ на ядро) і 64 МБ L3 (по 8 МБ на кожний модуль CCX). Реліз лінійки AMD EPYC Rome очікується в 2019 році.

https://www.techpowerup.com
Сергій Буділовський

опубліковано 26-11-2018
Матеріал роздруковано з сайту https://gecid.com/
Оригінал статті знаходиться за адресою https://ua.gecid.com/news/nemnogo_ob_organizacii_kesh-pamyati_v_amd_epyc_rome/