Комп'ютерні новини
Всі розділи
Завдяки ASUS з'явилися зображення кристалів Intel Core Ultra "Arrow Lake-S"
Наближаючись до випуску настільних процесорів Intel Core Ultra «Arrow Lake-S», компанія ASUS у Китаї опублікувала відеопрезентацію своїх материнських плат на чипсеті Z890, готових для цих процесорів, яка включала технічний опис першого плиткового настільного процесора Intel, який містить детальні знімки різних плиток. Це те, що вимагало б не просто видалення кришки процесора (видалення вбудованого розподілювача тепла), але й очищення верхніх шарів матриці, щоб виявити різні компоненти під ним.
Знімок цілого чіпа дає нам вид з висоти пташиного польоту на чотири ключові логічні плитки — Compute, Graphics, SoC і I/O, розташовані поверх основної плитки Foveros. Наша стаття на початку цього тижня розповідає про зони матриці окремих плиток і базову плитку. Плитка Compute побудована на найсучаснішому ливарному вузлі серед чотирьох плиток, 3 нм TSMC N3B. На відміну від старого покоління "Raptor Lake-S" і "Alder Lake-S", кластери P-ядер і E-ядер не згруповані на двох кінцях процесорного комплексу. У «Arrow Lake-S» вони дотримуються шахового розташування з рядом P-ядер, за якими йде ряд кластерів E-core, потім два ряди P-ядер, а потім ще один ряд кластерів E-core. , перед останнім рядом P-ядер, щоб досягти загальної кількості ядер 8P+16E. Таке розташування зменшує концентрацію тепла, коли P-ядра завантажені (наприклад, під час ігор), і гарантує, що кожен кластер E-core знаходиться лише за одну зупинку кільцевої шини від P-ядра, що має зменшити затримки міграції потоку. Центральна область плитки має цю кільцеву шину та 36 МБ кешу третього рівня, який спільно використовується кластерами P-core та E-core.
Далі — плитка SoC. Цей чиплет побудовано на 6-нм вузлі DUV TSMC N6. Обидва краї плитки мають PHY для різних інтерфейсів введення/виведення. Одна сторона має двоканальний DDR5 PHY, а інша частина чіпа PCI-Express PHY. Плитка SoC містить 16 смуг PCIe Gen 5, призначених для інтерфейсу PEG (слот x16 на вашій материнській платі). Плитка введення/виведення містить чотири смуги Gen 5 і чотири смуги Gen 4, окрім шини чипсета DMI 4.0 x8. Gen 4 x4 із входу/виводу можна переконфігурувати як Thunderbolt 4 або USB4. Плитка SoC також містить блок NPU 3, який, здається, перенесено з плитки SoC «Meteor Lake». Він має пікову пропускну здатність 13 AI TOPS. Плитка SoC також містить процесори безпеки платформи чіпа та кілька суміжних компонентів iGPU, а саме механізм відображення, медіаприскорювачі та введення/виведення дисплея.
Нарешті, є плитка «Графіка». Intel побудувала це на досить передовому 5-нм техпроцесі TSMC N5 (той самий, на якому побудовані поточні графічні процесори NVIDIA Ada та AMD RDNA 3). Ця тонка плитка містить лише 4 ядра Xe, доступні для цього варіанту iGPU, і механізм рендерингу графіки.
